본 발명에 따른 동적 레지듀 증폭기는, N 개의 스테이지로 구성된 파이프라인 아날로그-디지털 변환기의 동적 레지듀 증폭기에 있어서, 출력단에 V DD 로 충전한 후, 첫 번째 스테이지의 디에이씨의 상단-노드 캐패시터 및 하단-노드 캐패시터로부터입력단에 각각 아날로그 샘플링된 제1 입력 전압(Vip) 및 제2 입력 전압(Vin)을 입력받고, 제1 입력 전압(Vip)과 제2 입력 전압(Vin)의 차이를 증폭하여 제1 출력노드전압(V outp )과 제2 출력노드전압(V outn ), 및 제3 출력 전압(V TP )을 출력하는 메인 증폭부; 상기 메인 증폭부의 출력단에 인가되는 V DD 로 동시에 출력단에 충전한 후, 입력단에 일정 전압을 입력받고, 소정 시간 동안의 방전 시 상기 V DD 값에 비례하여 제3 출력노드전압(Vp,t) 및 제4 출력노드전압(Vn,t)을 출력하는 증폭 시간 결정부; 및 상기 증폭 시간 결정부의 제3 출력노드전압(Vp,t) 및 제4 출력노드전압(Vn,t)을 입력받고, 기설정된 전압 값(V th :threshold)에 해당될 때, 상기 메인 증폭부에 턴-오프(turn-off) 신호를 출력하는 인버터부를 포함하는 점에 그 특징이 있다. 본 발명에 의하면, 동적 레지듀 증폭기에 증폭 시간을 결정하는 구성을 마련함으로써 파이프라인 아날로그-디지털 변환기에 적합...(이하생략)
|