기술 검색
캐쉬 메모리
| 특허명 | 캐쉬 메모리 | ||
| 출원인 | 고려대학교 산학협력단 | 출원일 | 2009년 2월 17일 |
| 공개일 | 2010년 8월 26일 | 공고일 | 2011년 6월 14일 |
| 요약 |
본 발명은 캐쉬 메모리에 관한 것으로, 특히 공정 변이로 인하여 발생하는 캐쉬 메모리 액세스 실패를 최소화하기 위하여 로우 디코더와 워드 라인 사이에 로직 회로에 해당하는 워드 라인 전압 제어 로직부 및 워드 라인 드라이버를 부가하여 액세스 타임 실패를 가진 워드 라인을 액세스할 때는 기본 전압 신호보다 더 높은 전압 레벨을 가지는 보강 전압 신호를 인가하게 함으로써, 워드 라인의 액세스 타임 지연을 감소시켜 캐쉬 메모리의 액세스 실패를 최소화할 수 있는 캐쉬 메모리에 관한 것이다. 본 발명인 캐쉬 메모리를 이루는 구성수단은, 캐쉬 메모리에 있어서, 입력되는 어드레스 신호를 디코딩하여 출력하는 로우 디코더, 워드 라인들에 액세스 타임 실패를 가진 셀이 포함되어 있는지 여부에 따라, 기본 전압 신호를 출력하거나, 상기 기본 전압 신호보다 더 높은 전압 레벨에 해당하는 보강 전압 신호를 출력하는 복수의 워드 라인 전압 제어 로직부, 상기 로우 디코더의 출력 라인들과 일대일 연결되어, 상기 로우 디코더의 출력 라인을 통해 출력되는 출력 신호가 활성화 신호인 경우에만, 상기 워드 라인 전압 제어 로직부에서 출력되는 기본 전압 신호 또는 보강 전압 신호를 워드 라인들에 공급하는 워드 라인 드라이버를 포함하여 이루어진 것을 특징으로 한다. 캐쉬 메모리, 워드 라인, 액세스
|
||
관련 특허
| 특허명 | 출원일 | ||
|---|---|---|---|
| 송신 회로, 수신 회로 및 이들을 포함하는 송/수신 시스템 | 2014년 5월 15일 | ||
| 반도체 집적 회로 | 2007년 11월 13일 | ||
| 정적 랜덤 액세스 메모리 및 그 구동 방법 | 2014년 3월 27일 | ||
| 반도체 집적 회로 및 클럭 동기화 방법 | 2013년 7월 16일 | ||
| 공급 전압 다중화기 및 공급 전압 다중화 방법 | 2013년 9월 4일 | ||
