특허명 | 누설 전류를 감소시키는 구조를 포함하는 반도체 메모리 소자 | ||
출원인 | 고려대학교 산학협력단 | 출원일 | 2018년 4월 6일 |
공개일 | 2019년 10월 16일 | 공고일 | 2019년 11월 15일 |
요약 |
본 발명의 반도체 메모리 소자는 반도체 기판, 상기 기판에 불순물을 도핑하여 형성되는 제1 활성 영역, 상기 기판에 상기 불순물을 도핑하여 형성되며, 상기 제1 활성 영역과 특정 간격만큼 이격되어 위치하는 제2 활성 영역, 상기 기판 상에서 상기 제1 활성 영역 및 상기 제2 활성 영역 사이에 형성되며, 상기 제1 활성 영역 또는 상기 제2 활성 영역과 일부 중첩되어 인접하는 게이트, 상기 제1 활성 영역 상에 형성되는 제1 유전층, 상기 제2 활성 영역 상에 형성되는 제2 유전층, 상기 제1 유전층 상에 형성되는 제1 금속 컨택, 그리고 상기 제2 유전층 상에 형성되는 제2 금속 컨택을 포함하되, 상기 제1 활성 영역 또는 상기 제2 활성 영역 중 적어도 하나는 기준 도핑 농도보다 낮게 도핑될 수 있다.
|
특허명 | 출원일 | ||
---|---|---|---|
단일 FLI 구조를 갖는 반도체 소자의 제조 방법 및 그 제조 방법으로 제조된 반도체 소자 | 2012년 8월 8일 | ||
다수의 FLI 구조를 갖는 반도체 소자 | 2013년 3월 25일 | ||
금속-유전층-반도체 구조가 적용된 무접합 전계효과 트랜지스터 및 그 제조 방법 | 2018년 7월 30일 | ||
수직 반도체 컬럼을 구비한 듀얼 게이트 메모리 소자 | 2016년 5월 12일 | ||
광 추출 효율 및 전류 주입 효율 개선을 위한 LED 소자 | 2016년 6월 9일 |