기술 검색
다층 채널 박막 트랜지스터 및 이의 제조방법
| 특허명 | 다층 채널 박막 트랜지스터 및 이의 제조방법 | ||
| 출원인 | 고려대학교 산학협력단 | 출원일 | 2020년 11월 17일 |
| 공개일 | 2021년 5월 26일 | 공고일 | - |
| 요약 |
본 발명은 다층 채널 박막 트랜지스터 및 이의 제조 방법을 개시한다. 본 발명은 기판 상에 형성되는 제1 채널층; 상기 제1 채널층의 상에 형성되는 제1 소스 전극 및 제1 드레인 전극; 상기 제1 채널층, 제1 소스 전극 및 제1 드레인 전극 상에 형성되는 제1 게이트 절연막; 상기 제1 게이트 절연막 상에 형성되는 게이트 전극; 상기 게이트 전극 상에 형성되는 제2 게이트 절연막; 상기 제2 게이트 절연막 상에 형성되는 제2 채널층; 및 상기 제2 채널층 상에 형성되는 제2 소스 전극 및 제2 드레인 전극;을 포함하고, 상기 제1 소스 전극 및 제2 소스 전극은 소스 전극 연결부를 통해 전기적으로 연결되며, 상기 제1 드레인 전극 및 제2 드레인 전극은 드레인 전극 연결부를 통해 전기적으로 연결되는 것을 특징으로 한다.
|
||
전문 PDF
관련 특허
| 특허명 | 출원일 | ||
|---|---|---|---|
| 유기 박막 트랜지스터 및 그 제조 방법 | 2008년 2월 29일 | ||
| 산화물 박막 트랜지스터 및 이의 제조방법 | 2017년 8월 3일 | ||
| 전계효과 트랜지스터 | 2014년 6월 12일 | ||
| 수직 반도체 컬럼을 구비한 듀얼 게이트 메모리 소자 | 2016년 5월 12일 | ||
| 용량형 센서 및 이의 제조 방법 | 2014년 12월 5일 | ||
